Zen 2

Dois processadores Zen 2 delidded projetados com a abordagem de módulo multi-chip. A CPU à esquerda/superior (usada para CPUs Ryzen convencionais) usa uma matriz de E/S menor e menos capaz e até dois CCDs (apenas um é usado neste exemplo em particular), enquanto o da direita/inferior (usado para desktops de última geração, HEDT, Ryzen Threadripper e CPUs Epyc de servidor) usa uma matriz de E/S maior e mais capaz e até oito CCDs.

O Zen 2 é um afastamento significativo do paradigma de design físico das arquiteturas Zen anteriores da AMD, Zen e Zen+. O Zen 2 muda para um design de módulo multi-chip, onde os componentes de E/S da CPU são dispostos em sua própria matriz separada, que também é chamada de chiplet neste contexto. Essa separação traz benefícios em escalabilidade e capacidade de fabricação. Como as interfaces físicas não escalam muito bem com encolhimentos na tecnologia de processo, sua separação em uma matriz diferente permite que esses componentes sejam fabricados usando um nó de processo maior e mais maduro do que as matrizes da CPU. A CPU morre (referida pela AMD como núcleo complexo morreu ou CCDs), aogra mais compactos devido à movimentação de componentes de E/S para outra matriz, podem ser fabricados usando um processo menor com menos efeitos de fabricação do que uma matriz maior exibiria (já que as chances de uma matriz ter um defeito aumentam com dispositivo (tamanho da matriz)) ao mesmo tempo qem que permite mais matrizes por wafer. Além disso, a matriz de E/S central pode atender a vários chiplets, facilitando a construção de processadores com um grande número de núcleos.[13][18][19]

Ilustração simplificada da microarquitetura Zen 2

À esquerda (topo no celular): Tiro de um Zen 2 Core Complex Die. À direita (abaixo): Tiro de um dado Zen 2 EPYC I/O.

Com o Zen 2, cada chiplet de CPU abriga 8 núcleos de CPU, organizados em 2 complexos de núcleos (CCXs), cada um com 4 núcleos de CPU. Esses chiplets são fabricados usando o nó MOSFET de 7 nanômetros da TSMC e têm cerca de 74 a 80 mm² de tamanho.[18] O chiplet tem cerca de 3,8 bilhões de transistores, enquanto o I/O die (IOD) de 12 nm tem ~125 mm² e tem 2,09 bilhões de transistores.[20] A quantidade de cache L3 foi dobrada para 32 MB, com cada CCX no chiplet agora tendo acesso a 16 MB de L3 em comparação com os 8 MB de Zen e Zen+.[21] AVX2 o desempenho é bastante aprimorado por um aumento na largura da unidade de execução de 128 bits para 256 bits.[22] Existem várias variantes da matriz de E/S: uma fabricada no processo de 14 nanômetros da GlovalFoundries e outra fabricada usando o processo de 12 nanômetros da mesma empresa. As matrizes de 14 nanômentros têm mais recursos e são usadas para os processadores Epyc Rome, enquanto as versões de 12 nm são usadas para processadores de consumo.[18] Ambos os processos têm tamanhos de recursos semelhantes, portanto, sua densidade de transistor também é semelhante.[23]

A arquitetura Zen 2 da AMD pode oferecer maior desepenho com menor consumo de energia do que a arquitetura Cascade Lake da Intel, com um exemplo sendo o AMD Ryzen Threadripper 3970X rodando com um TDP de 140 W no modo ECO ofecerendo maior desempenho do que o Intel Core i9-10980XE rodando com um TDP de 165 W.[24]

Em 26 de maio de 2019, a AMD anunciou seis processadores Ryzen para desktop baseados em Zen 2 (codinome "Matisse"). Isso inclui variantes de 6 e 8 núcleos nas linhas de produtos Ryzen 5 e Ryzen 7, bem como uma nova linha Ryzen 9 que inclui os primeiros processadores de desktop convencionais de 12 e 16 núcleos da empresa.[29]

A matriz de E/S Matisse também é usada como chipset X570.

A segunda geração de processadores Epyc da AMD, com codinome "Rome", possui aaté 64 núcleos e foi lançada em 7 de agosto de 2019.[8]

• 
  AMD Ryzen 7 3700X
• 
  Zen 2 I/O Die
• 
  Disparo infravermelho da matriz de E/S
• 
  EPYC I/O Die
• 
  Zen 2 Core Complex Die (CCD)
• 
  Processador de servidor AMD EPYC 7702.
• 
  Um AMD 7702 delidded com 8 CCDs, com restos do material de interface térmica de solda (TIM) nos chiplets.

• Ryzen
• Zen
• Zen+

Referências